1) 协助完成逻辑综合、静态时序分析、形式验证等数字中端设计工作；
2) 协助编写时序、功耗约束，参与设计指标评估与时序收敛优化；
3) 支持 DFT 设计相关工作，确保设计需求得到可测试性落地实现；
4) 参与中端设计流程维护，编写自动化脚本提升工作效率；
5) 配合前端设计、后端布局布线团队，推进项目设计交付。
1) 硕士及以上学历，微电子、集成电路相关专业，在校期间成绩优异；
2) 掌握 Verilog 硬件描述语言，了解数字中端设计及 DFT 的基本原理；
3) 了解数字 IC 设计全流程，接触过至少一种主流 EDA 设计工具；
4) 具备基础脚本能力（Perl/Shell/Python/TCL 任一均可），能够完成简单的自动化处理工作；
5) 具备良好的沟通能力和团队精神，工作严谨踏实，有较强的学习能力与自驱力。
